产品中心

新闻资讯

更多
电话:020-78177005
传真:+86-020-62447077
邮箱:28831835@qq.com
地址:‌广东省广州市天河区车陂街305号k8凯发(中国)天生赢家·一触即发大厦12号

第五系列

当前位置: 首页 > 产品中心 > 第五系列

一种数字核脉冲信号高斯成形方法

浏览次数:700 发布时间:2025-12-01 07:35:26

  S1:根据三阶Sallen‑Key滤波成形电路,得到该电路在拉普拉斯域内的传输函数,其表

  S2:根据传输函数,获取在时域内的输入信号与成形输出信号之间的微分方程,输入信

  S4:将数字化的核脉冲信号x[n]带入数值递推算式,实现数字核脉冲信号高斯成形输

  2.如权利要求1所述的一种数字核脉冲信号高斯成形方法,其特征在于,根据电路的数

  根据不同参数下的幅频响应曲线,分析基于该电路的数值递推算式的高斯成形的合理

  3.如权利要求2所述的一种数字核脉冲信号高斯成形方法,其特征在于,分析高斯成形

  4.如权利要求1所述的一种数字核脉冲信号高斯成形方法,其特征在于,所述方法实现

  数字核能谱测量系统由于稳定性、灵活性、抗干扰性等方面具有明显的优越性,是

  当前核能谱测量与获取的主要研究热点,在核电运行与安全、铀资源勘查与采冶、环境监测

  及幅度提取等功能,进而影响所测能谱的能量分辨率等主要性能指标,高斯成形作为当前

  数字核脉冲信号的主要成形方法,由于其成形简单,噪声抑制与幅度提取等综合性能良好

  于输入为负指数下降沿的核脉冲信号,经过一级的CR微分之后,出现过零下冲信号,影响了

  脉冲幅度信号的准确提取,同时m级的RC成形(为了保证信噪比,m一般取3或是4),使得成形

  输出的脉冲幅度过小,也会影响脉冲幅度的准确提取;一级数字Sallen‑Key高斯成形输出

  对称性较差,滤波效果不好,多级的数字Sallen‑Key高斯成形输出幅度过小,均会影响脉冲

  针对上述问题,本申请提供一种数字核脉冲信号高斯成形方法,克服了基于CR‑

  电路的数字高斯成形过程中出现过零下冲、成形输出幅度小的缺点;克服基于Sallen‑

  Key电路数字高斯成形输出对称性不足、滤波性能不佳的缺点,为数字核脉冲信号快速、有

  本发明的目的在于提供一种数字核脉冲信号高斯成形方法,克服了基于CR‑RC

  路的数字高斯成形过程中出现过零下冲、成形输出幅度小的缺点;克服基于Sallen‑Key电

  路数字高斯成形输出对称性不足、滤波性能不佳的缺点,为数字核脉冲信号快速、有效地高

  S1:根据三阶Sallen‑Key滤波成形电路,得到该电路在拉普拉斯域内的传输函数,

  S2:根据传输函数,获取在时域内的输入信号与成形输出信号之间的微分方程,输

  S4:将数字化的核脉冲信号x[n]带入数值递推算式,实现数字核脉冲信号高斯成

  进一步地,根据电路的数值递推算式,确定其在Z域中的传输函数,并获取不同参

  出出现过零下冲、幅度过小的缺点,克服基于Sallen‑Key电路的数字高斯成形输出对称性

  不好,滤波效果差的缺点,为数字核脉冲信号快速、有效地高斯成形提供了一种新的实现方

  图5为本发明实施例提供的不同参数下的幅频响应曲线为本发明实施例提供的仿真数字核脉冲信号高斯成形输出图;

  下面结合本发明中的附图,对本发明实施例的技术方案进行清楚、完整的描述,显

  然,所描述的实施例是本发明的一部分实施例,而不是全部实施例。基于本发明中的实施

  例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都应

  为了便于理解和说明,参照图1‑8,本发明提供了一种数字核脉冲信号高斯成形方

  S1:根据三阶Sallen‑Key滤波成形电路,得到该电路在拉普拉斯域内的传输函数,

  S2:根据传输函数,获取在时域内的输入信号与成形输出信号之间的微分方程,输

  进一步地,根据电路的数值递推算式,确定其在Z域中的传输函数,并获取不同参

  k值越大,成形后的脉冲越宽,峰位越低,成形结果越趋近于高斯形。之后并验证高

  结合图5可以看出,该方法的数值递推函数具有低通滤波器特性,可用于核脉冲信

  号的数字成形处理。其中k越大,成形输出后的脉冲越宽,峰位越低,越趋近于高斯形。

  如图6所示,输入信号为带有噪声的仿真核脉冲信号,在不同的成形参数下的成形

  输出可知,随着k的增加,成形输出幅度越小,上升沿越平缓,越趋近于高斯形,且具有较好

  如图7所示,输入信号为实际采样获取的核脉冲信号,在不同的参数下的成形输出

  可知,随着k的增加,成形输出幅度越小,越趋近于高斯形,滤波效果越好,且能有效将输入

  如图8所示,本发明中的高斯成形方法同其他2种现有的高斯成形方法对比。相同

  使得成形输出出现过零下冲,而且脉冲幅度太小;基于Sallen‑Key电路的数字高斯成形输

  出脉冲对称性不好,滤波性能较差;本发明实施的数字高斯成形输出在成形脉冲幅度、脉冲

  综上所述,本发明通过改变相关参数的取值调节成形后脉冲幅度、波形等信息,克

  Sallen‑Key电路的数字高斯成形输出脉冲对称性不好、滤波性能不佳的缺点,为数字核脉

  以上公开的仅为本发明的几个具体实施例,但是,本发明实施例并非局限于此,任